一、GIDL效應(yīng)產(chǎn)生原因

GIDL（GateInducedDrainLeakage）效應(yīng)，即柵極誘導(dǎo)漏極泄露電流，主要源于隧穿電流，其中縱向帶帶隧穿（L-BTBT）和橫向帶帶隧穿（T-BTBT）是關(guān)鍵因素。

（一）縱向帶帶隧穿（L-BTBT）

在亞閾值區(qū)，當(dāng)漏端電壓較大時(shí)，靠近柵極的漏端處會(huì)形成一個(gè)小的耗盡區(qū)。在此區(qū)域內(nèi)，電場作用下會(huì)產(chǎn)生陷阱輔助的載流子，從而引發(fā)柵誘導(dǎo)的漏極泄露電流。當(dāng)電場足夠大時(shí)，甚至可以直接發(fā)生帶間隧穿（T-BTBT）。這種L-BTBT主要發(fā)生在漏極與溝道重疊區(qū)域。隨著柵控能力的提高，溝道與漏結(jié)處的電場會(huì)升高，形成一個(gè)寄生的PN結(jié)二極管。在VDS較大時(shí)，即使柵極電壓較小，溝道處的價(jià)帶也會(huì)超過漏極導(dǎo)帶，從而發(fā)生L-BTBT。在FinFET與環(huán)柵器件中，由于溝道尺寸較小，該效應(yīng)更為明顯。

（二）橫向帶帶隧穿（T-BTBT）

在FinFET與環(huán)柵器件中，這種T-BTBT特別明顯。這些器件的溝道尺寸較小，電場集中在溝道與漏結(jié)處，容易導(dǎo)致L-BTBT的發(fā)生，進(jìn)而也可能引發(fā)T-BTBT。

二、MOS管泄漏電流分析

在MOSFET中，引發(fā)靜態(tài)功耗的泄漏電流主要有以下幾種：

源到漏的亞閾泄漏電流：當(dāng)器件處于亞閾值區(qū)時(shí)，源極和漏極之間仍存在少量電流泄漏。

柵泄漏電流：由于柵氧化層存在一定缺陷或薄厚不均等因素，導(dǎo)致柵極與溝道之間存在微小電流泄漏。

柵致漏極泄漏GIDL電流：主要發(fā)生在柵漏交疊區(qū)。在這些泄漏電流中，當(dāng)電路中器件處于關(guān)態(tài)或者處于等待狀態(tài)時(shí)，GIDL電流往往在泄漏電流中占主導(dǎo)地位。

三、GIDL隧穿電流與產(chǎn)生電流機(jī)制

（一）GIDL隧穿電流

當(dāng)柵漏交疊區(qū)處柵漏電壓VDG很大時(shí)，交疊區(qū)界面附近硅中電子在價(jià)帶和導(dǎo)帶之間發(fā)生帶帶隧穿形成電流，這就是GIDL隧穿電流。隨著柵氧化層越來越薄，GIDL隧穿電流急劇增加。

（二）GIDL產(chǎn)生電流

漏pn結(jié)由于反偏，產(chǎn)生率大于復(fù)合率，在柵控制下，硅和二氧化硅界面處陷阱充當(dāng)產(chǎn)生中心而引發(fā)一種柵誘導(dǎo)的漏極泄漏電流。

四、柵極誘導(dǎo)漏極泄露電流解決方法

GIDL效應(yīng)對(duì)MOSFET的可靠性有較大影響。在短溝道器件中，GIDL現(xiàn)象尤為明顯，漏極和源極的耗盡區(qū)相互作用會(huì)降低源極的勢(shì)壘，導(dǎo)致亞閾值泄漏電流增加。此外，GIDL與VGD（柵源電壓與漏源電壓之差）有關(guān)，一般NMOS的GIDL會(huì)比PMOS大兩個(gè)數(shù)量級(jí)。

（一）降低電場強(qiáng)度

通過調(diào)整器件結(jié)構(gòu)或工作條件，減少靠近柵極的漏端處的電場強(qiáng)度，從而降低隧穿電流的發(fā)生。

（二）使用低介電常數(shù)材料

選擇介電常數(shù)較低的材料作為柵極絕緣層，可以減少電場對(duì)漏極的影響。

（三）優(yōu)化溝道尺寸

在FinFET和環(huán)柵器件中，合理設(shè)計(jì)并優(yōu)化溝道尺寸，可以降低L-BTBT的發(fā)生率。